(54) HIGH FREQUENCY AMPLIF CIRCUIT (43) 28.9.1992 (19) JP

(11) 4-271505 (A)

(21) Appl. No. 3-32549 (22) 27.2.1991


(71) NEC CORP (72) HIROSHI OGAWA

(51) Int. Cl⁵. H03F3/193

PURPOSE: To realize the high frequency amplifier circuit without overshooting by applying a drain bias voltage to a drain of a FET via at least one diode

in the forward polarity.

CONSTITUTION: A drain bias voltage is applied to a FET 1 via diodes 4 in forward polarity from a power supply VDD. A capacitor 3 has a sufficiently low impedance with respect to the signal component fed to the FET 1. When a signal whose level is in the vicinity of a saturation input level of a burst shape is applied to the gate of the FET 1, the drain current of the FET 1 is rapidly increased. However, the reduction in the drain bias voltage by the diodes 4 is kept almost constant based on the voltage-current characteristic of the diodes 4. Thus, the fluctuation in the drain bias voltage is suppressed small and a prescribed output signal is obtained and the high frequency amplifier circuit without overshoot is realized.



(54) DIGITAL TRANSVERSAL FILTER

(11) 4-271507 (A)

(43) 28.9.1992 (19) JP


(21) Appl. No. 3-53164 (22) 26.2.1991


(71) FUJITSU LTD (72) TOSHIHIKO NAWA(2)

(51) Int. Cl⁵. H03H15/00

PURPOSE: To realize the digital transversal filter able to cope with a higher bit rate.

CONSTITUTION: A product sum between input data by an odd number side arithmetic section 1 and odd number tap coefficients and a product sum between input data by an even number side arithmetic section 2 and even number tap coefficients are added by an adder section 3, from which an output is generated. Or a multiplier section 4 multiplies alternately input data and an odd number tap coefficient and an even number tap coefficient, an odd number side accumulate section 5 adds the result of multiplication between the data and the odd number tap coefficient and an even number side accumulate section 6 adds the result of multiplication between the data and the even number tap coefficient, and an adder section 7 adds the accumulation result of the odd number accumulation section 5 and the accumulation result of the even number accumulation section 6 and generates an output to form the digital transversal filter.





A: input. B: output

(54) AUTOMATIC EQUALIZER

(43) 28.9.1992 (19) JP (11) 4-271508 (A)


(21) Appl. No. 3-32544 (22) 27.2.1991

(71) NEC CORP (72) SHOICHI MIZOGUCHI

(51) Int. Cl⁵. H03H17/00,H04B7/005

PURPOSE: To equalize interference due to a fading in which a reflecting wave is stronger than a direct wave resulting from insufficient equalization by connecting an adaptive matching filter making an impulse response symmetrical before a decision feedback equalizer.

CONSTITUTION: A base band signal sampled and quantized by an A/D converter 12 is inputted to a transversal filter 103 whose elements are arranged at an interval of T/2. A tap coefficient of the transversal filter 103 is controlled adaptively by a tap coefficient control signal generating circuit 104 so that the impulse response of a transmission line at the output is made symmetrical. Thus, even distortion due to fading is equalized in the case of $\rho > 1$ (ρ is a ratio of amplitude of reflection wave/amplitude of main wave) in which a reflection wave, that is, a delay wave resulting from insufficient equalization by a decision feedback equalizer 301 at a post-stage is stronger than a direct wave.



(19)日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号 特開平4-271507

(43) 公開日 平成4年(1992) 9月28日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

HO3H 15/00

8731-5 J

審査請求 未請求 請求項の数5(全10頁)

(21)出願番号

特顯平3-53164

(22)出題日

平成3年(1991)2月26日

(71)出顧人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 那和 利彦

機採市港北区新機採3丁目9番18号 富士

通デイジタル・テクノロジ株式会社内

(72)発明者 内島 誠

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 戸澤 義春

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)


(54) 【発明の名称】 デイジタルトランスパーサルフイルタ


(57) 【要約】

【目的】ディジタルトランスパーサルフィルタの構成に 関し、より高ピットレートに対応することができるディ ジタルトランスパーサルフィルタを提供することを目的 とする。

【構成】奇数倒演算部1による入力データと奇数番目のタップ係数との積和演算結果と、偶数側演算部2による入力データと偶数番目のタップ係数との積和演算結果とを加算部3で加算して出力を発生する。または乗算部4で入力データに対して奇数番目のタップ係数と偶数番目のタップ係数とを交互に乗算し、奇数側累加部5で奇数番目のタップ係数との乗算結果を累加し、偶数側累加部6で偶数番目のタップ係数との乗算結果を累加し、加算部7で奇数側累加部6の累算結果と偶数側累加部6の累算結果とを加算して出力を発生することによってディジタルトランスパーサルフィルタを構成する。

本発明の原理的構成を示す図





1

【特許請求の範囲】

【醋求項1】 複数個のタップ係数と入力データとをそ れぞれ乗算した結果を順次累加することによって出力を 得るディジタルトランスパーサルフィルタにおいて、入 カデータをその4倍の速度のクロックでサンブルしたデ ータと前記複数個のタップ係数中奇数番目のタップ係数 とを入力データの2倍の速度のクロックでそれぞれ乗算 して結果を順次累加する奇数倒演算部(1)と、前配入 カサンプルと前記複数個のタップ係数中偶数番目のタッ 転クロックでそれぞれ乗算して結果を順次累加する偶数 側演算部(2)と、該奇数側演算部(1)の出力と偶数 側演算部(2)の出力とを加算する加算部(3)とを有 することを特徴とするディジタルトランスパーサルフィ ルタ。

【請求項2】 複数個のタップ係数と入力データとをそ れぞれ乗算した結果を順次累加することによって出力を 得るディジタルトランスパーサルフィルタにおいて、入 カデータをその4倍の速度のクロックでサンプルしたデ び偶数番目のタップ係数とを交互に顧次乗算する乗算部 (4) と、骸乗算部(4)の奇数番目のタップ係数との 演算結果を入力データの2倍の速度のクロックごとに順 次累加する奇数側累加部 (5) と、骸乗算部 (4) の偶 数番目のタップ係数との演算結果を前記入力データの2 倍の速度のクロックの反転クロックごとに順次累加する 偶数側累加部(6)と、酸奇数側累加部(5)の出力と 偶数側累加部(6)の出力とを加算する加算部(7)と を有することを特徴とするディジタルトランスパーサル フィルタ.

【請求項3】 タップ係数を記憶する複数個のROM (321~32c)と、該各ROMの出力を遅延する複 数個のシフトレジスタ (3 1₁ ~ 3 1₆) とを有し、ア ドレス入力に応じて該各ROMから前配複数個のタップ 係数を読み出して対応するシフトレジスタを経て入力す ることによって前記演算を行うことを特徴とする請求項 1または2に記載のディジタルトランスパーサルフィル 夕。

【請求項4】 前記複数個のROMが、奇数側のROM 4.32。) とを多重化して構成されていることを特徴と する請求項3に配載のディジタルトランスパーサルフィ

【酵求項5】 前記各ROMから読み出されるタップ係 数が、前記演算のクロックごとに変化することを特徴と する請求項3または4に配載のディジタルトランスパー サルフィルタ。

【発明の詳細な説明】

[0001]

トランスパーサルフィルタの構成に関し、特にディジタ ル復調器に用いられるディジタルトランスパーサルフィ ルタ(以下DTFという)に関するものである。

【0002】無線通信におけるディジタル復興器におい ては、ベースパンドで信号処理を行う場合、通常、アナ ログディジタル (A/D) 変換の段階でアナログ信号を 1周期4サンプルし、そのデータをDTFによって波形 整形して、タイミング再生等を行っている。

【0003】このようなDTFにおいては、高ピットレ ブ係数とを前記入力データの2倍の速度のクロックの反 10 ートに対応可能なものであることが要竄される。またピ ットレートが同じ場合は、ハードウエア規模を縮小する ことができるものであることが要望される。さらに、夕 ップ係数を変化させてタイミング再生を行う方式に対応 できるものであることが要望される。

[0004]

【従来の技術】ディジタル復調器において、ペースパン ドで信号処理を行う場合には、入力アナログ信号を1周 期4サンプルでA/D変換を行った結果のデータに対し て、DTFによって波形整形の処理を行ってタイミング ータと複数個のタップ係数中奇数番目のタップ係数およ 20 再生等を行っている。この場合のピットレートは、DT Fやタイミング再生回路および搬送波再生回路の動作速 度に依存する。特にDTFのタップ数が多い(例えば2 5タップ等)場合には、DTF内部の乗算器等の演算速 度がネックになって、高ピットレートのものを実現でき ない場合が多い。

> 【0005】図9は従来のDTFの回路構成例を示した ものであって、6タップの場合を例示し、111~11 e, 12τ ~12ε はフリップフロップ (FF) 、13τ ~13。は乗算器、14,~14。15,~15。はフ **リップフロップ(FF)、16、~16。は加算器であ** 30 る.

【0006】図9に示されたDTFにおいては、各FF は入力信号のピットレートRの4倍のピットレートのク ロックで動作する。タップ係数C1 ~Ce をFF111 ~11。 に取り込むとともに、入力をFF12; ~12 。 に並列に取り込み、対応するFFの出力をそれぞれ乗 算器131~13。において乗算して、乗算結果をFF 140~146 に保持する。そして、FF140の出力 をFF15」で遅延した信号とFF142の出力とを加 (321.32s, 32s) と偶数側のROM (32s, 32 40 算器16t で加算してFF15s に保持し、FF15s の出力とFF14。の出力とを加算器162 で加算して FF15。 に保持し、以下同様に順次積和の演算を行う ことによって、入力信号に対して波形整形した出力信号 を得る。

[0007]

【発明が解決しようとする課題】従来のDTFにおいて は、図9の例に示されるように、入力信号と所要数の夕 ップ係数とを並列に乗算した結果に対して、各乗算結果 を順次足し合わせる積和の演算を行って出力を得るよう 【産業上の利用分野】本発明は、FIR型のディジタル 50 になっている。そのため乗算器における演算速度によっ

て、その動作速度が制限され、高ピットレートのものを 実現することが困難であるという問題があった。

【0008】本発明はこのような従来技術の課題を解決 しようとするものであって、乗算器における演算速度を 従来のDTFの場合の1/2にすることができ、従って 同一乗算器を使用した場合は、より高ピットレートに対 広することができるDTFを提供することを目的として いる。

[0009]

【課題を解決するための手段】本発明は、図1において 10 (a) にその原理的構成を示すように、複数個のタップ 係数と入力データとをそれぞれ乗算した結果を順次累加 することによって出力を得るディジタルトランスパーサ ルフィルタにおいて、入力データをその4倍の速度のク ロックでサンプルしたデータと複数個のタップ係数中奇 数番目のタップ係数とを入力データの2倍の速度のクロ ックでそれぞれ乗算して結果を順次累加する奇数側演算 部1と、入力サンプルと複数値のタップ係数中偶数番目 のタップ係数とを入力データの2倍の速度のクロックの 反転クロックでそれぞれ乗算して結果を順次累加する偶 20 数側演算部2と、奇数側演算部1の出力と偶数側演算部 2の出力とを加算する加算部3とを有することを特徴と するものである。

【0010】また本発明は、図1において(b)にその 原理的構成を示すように、複数個のタップ係数と入力デ ータとをそれぞれ乗算した結果を順次累加することによ って出力を得るディジタルトランスパーサルフィルタに おいて、入力データをその4倍の速度のクロックでサン プルしたデータと複数個のタップ係数中奇数番目のタッ プ係数および偶数番目のタップ係数とを交互に順次乗算 する乗算部4と、乗算部4の奇数番目のタップ係数との **演算結果を入力データの2倍の速度のクロックごとに順** 次累加する奇数側累加部5と、乗算部4の偶数番目の夕 ップ係数との演算結果を入力データの2倍の速度のクロ ックの反転クロックごとに順次累加する偶数側累加部6 と、奇数倒累加部5の出力と偶数倒累加部6の出力とを 加算する加算部7とを有することを特徴とするものであ **5**.

[0 0 1 1]

【作用】ディジタル復調器のタイミング再生方式とし て、DTFの出力をダブルサンプリングして位相差を検 出する方法があるが、この場合は4サンプルデータ中、 復開データ点とゼロクロス点の2点のデータがあればタ イミングを再生できる。そこでDTFの演算では、A/ D変換後の4サンプルデータに対して、データ点とゼロ クロス点の2サンプル分のデータを出力するデシメーシ ョン (decimation) を行えばよい。ただしこの場合、演 算精度を損なわないようにするため、4サンプルデータ に対してすべて演算を行った上で、必要な2サンプルの

目して、図1に示すような構成にすることによって、従 来のDTFの1/2の演算速度で所要の演算を行わせる ことができる。

【0012】本発明のDTFにおいては、図1において (a) に示すように、複数個のタップ係数と入力データ とをそれぞれ乗算した結果を順次累加することによって 出力を得るディジタルトランスパーサルフィルタにおい て、奇数側演算部1を設けて、入力データをその4倍の 速度のクロックでサンプルしたデータと複数個のタップ 係数中奇数番目のタップ係数とを入力データの2倍の速 度のクロックでそれぞれ乗算して結果を順次累加し、偶 数側演算部2を設けて、入力サンプルと複数個のタップ 係数中偶数番目のタップ係数とを入力データの2倍の速 度のクロックの反転クロックでそれぞれ乗算して結果を 順次累加し、加算部3を設けて、奇数側演算部1の出力 と偶数側演算部2の出力とを加算してDTFの出力を発 生するようにしたので、従来のDTFの場合と比べて1 /2の演算速度で乗算器の演算を行って、所望の出力を 得ることができる。

【0013】また本発明のDTFにおいては、図1にお いて(b)に示すように、複数個のタップ係数と入力デ ータとをそれぞれ乗算した結果を順次累加することによ って出力を得るディジタルトランスパーサルフィルタに おいて、乗算部4を設けて、入力データをその4倍の速 度のクロックでサンブルしたデータと複数個のタップ係 数中奇数番目のタップ係数および偶数番目のタップ係数 とを交互に順次乗算し、奇数側累加部5を設けて、乗算 部4の奇数番目のタップ係数との演算結果を入力データ の2倍の速度のクロックごとに順次累加し、偶数倒累加 部6を設けて、乗算部4の偶数番目のタップ係数との演 算結果を入力データの2倍の速度のクロックの反転クロ ックごとに順次累加し、加算部7を設けて、奇数倒累加 部5の出力と偶数側累加部6の出力とを加算してDTF の出力を発生するようにしたので、従来のDTFの場合 と比べて1/2の演算速度で乗算器の演算を行って、所 望の出力を得ることができる。

[0014]

【実施例】図2は本発明の一実施例を示したものであっ て、6タップのDTFを構成した場合を例示し、20は 入力のピットレートRの4倍のピットレートのクロック **4 C K で動作するフリップフロップ (FF) 、 2 11, 2** 11.215.221.221.225 は2倍のピットレートの クロック2CKで動作するフリップフロップ(FF)、 231, 235, 235 は乗算器、241, 245, 245, 25 ι, 2 5₁, 2 5₅ はクロック2CKで動作するフリップフ ロップ (FF)、261,261 は加算器であって、これ らは奇数側演算部を構成している。 2 1s. 2 1s. 2 1s. 2 2 1, 2 2, 2 2 は 2 倍のピットレートの反転クロッ クキ2CKで動作するフリップフロップ(FF)、23 データを出力させるようにする必要がある。この点に着 60 1.234.236 は乗算器、242.244.246.252.2

5

54.25。は反転クロック*2CKで動作するフリップフロップ (FF)、262.26.は加算器であって、これらは偶数側演算部を構成している。27はクロック2CKで動作するフリップフロップ (FF)、28は加算器、29はクロック2CKで動作するフリップフロップ (FF)である。

【0015】4サンプルデータ入力は、FF20にクロック4CKで取り込まれたのち、奇数側演算部のFF221,22s,22sにクロック2CKで取り込まれ、FF211,21s,21sにそれぞれクロック2CKで取り込 10まれた奇数番号のタップ係数C1,Cs,Cs,と、乗算器231,23s,23sで乗算されて、乗算結果はFF24,24s,24s,24sにクロック2CKで取り込まれる。そして、FF24にの出力をFF25にで遅延した信号とFF24sの出力とを加算器26にで加算してFF25に保持し、FF25の出力とFF24sの出力とを加算器26。で加算してFF25に保持する。

【0016】FF20にクロック4CKで取り込まれたデータは、偶数側演算部のFF22 $_2$ 、22 $_4$ 、22 $_6$ にクロック*2CKで取り込まれ、FF21 $_6$ 、21 $_6$ にそれぞれクロック*2CKで取り込まれた偶数番号のタップ係数C $_8$, C $_6$ C $_6$ と、乗算器23 $_8$ 、23 $_6$ 、23 $_6$ で乗算されて、乗算結果はFF24 $_8$ 、24 $_6$ 、24 $_6$ にクロック*2CKで取り込まれる。そして、FF24 $_8$ の出力をFF25 $_8$ で遅延した信号とFF24 $_6$ の出力とを加算器26 $_8$ で加算してFF25 $_6$ に保持し、FF25 $_8$ の出力とFF25 $_6$ に保持する。FF25 $_6$ の出力は、クロック2CKでFF27に取り込まれる。

【0017】FF25sに保持された奇数倒のデータと 30 FF27に保持された偶数側のデータとは、加算器28 で加算され、FF29でクロック2CKで整形されて出力される。図2に示されたDTFでは、デシメーションが行われて、図9に示された従来のDTFの場合と比べて乗算器の演算速度を1/2にすることが可能となる。

【0018】図3は、図2の実施例における各部信号を示すタイムチャートであって、入力をFF20で取り込んだデータ1(x1, x2, x3, x1, x5, …)に対する奇数 類部用と 数側取り込みデータd (x1, x2, x3, …)、FF21 40 である。1,213,215 の奇数側取り込みタップ係数 t (C1), ts (Cs), 苛数側取り込みタップ係数 t (C1), ts (Cs), 苛数側乗算 器231,23s,23s,0出力データm1, m3, m5、奇数 側の加算演算を示すFF251,25s,25sの出力データの加算演算を示すFF251,25s,25sの出力データのとを示している。また偶数側演算部の出力データのとを示している。また偶数側演算部については出力データののみが示されている。なお図中においては、乗算結果の出力を確字のみによって、例えばC1 x1を11のように表している。奇数側出力データのと偶数側出力データのとを加算することによってDTF出力を生じる。 50 2 CKT

【0019】図4は、図3に示されたDTFの演算結果と2サンプル出力データとの関係を示したものであって、(a)は4サンプルデータを示し、(b)はDTF入力データ列x1、x2、x3、x4、x5、…に対するDTF演算結果の出力を示している。図3および図4を参照することによって、本発明によれば、4サンプルデータ中、必要なD点およびZ点についての2サンプルデータだけをDTFの出力とすることができることが明らかである。

6

【0020】図5は本発明の他の実施例を示したものであって、タップ係数をクロックごとに変化させてタイミングを再生する方式に用いる場合のDTFの回路構成の例を示し、30は図2に示された実施例と同様のDTFを示し、31、 \sim 31。はそれぞれDTF30のタップ係数C1 \sim C6に対応するリードオンリーメモリ(ROM)、321 \sim 32。はそれぞれROM311 \sim 31。に対応して設けられたシフトレジスタ(SR)であって、SR31131。は1費、SR311。315は2段、SR315、316は3段から構成されている。

【0021】図5の実施例においては、DTF30のタップ係数C1~C。をそれぞれROM321~32。に 予め記憶させておき、タイミング制御信号およびアドレス信号に応じて読み出し、SR311~31。によって 所要の時間遅延させてDTF30に与えることによって、図2の実施例の場合と同様にDTF動作を行わせることができる。図5の実施例によれば、DTFをディジタル復調器のタイミング再生回路に使用したような場合、DTFのタップ係数をクロックごとに変化させてタイミングを再生することができる。

【0022】図6は、図5の実施例におけるタップ係数のロード方法を示すタイムチャートであって、奇数側演算部に対するタップ係数のロードを例示し、ROM(1)321、ROM(3)325、ROM(5)325からクロック2CKに応じてタップ係数が読み出され、これに基づいてSR(1)311、SR(3)315、SR(5)315から所要のタイミングでタップ係数が出力されてDTF30にロードされることが示されている。なおタップ係数用ROMは、奇数側演算部用と偶数側演算部用とを多重化して用いるように構成することも可能である。

【0023】図7は本発明のさらに他の実施例を示した ものであって、多重処理を行う場合を示し、6タップの 場合を例示している。40.41,412.412.421. 421,421 は入力のピットレートRの4倍のピットレートのクロック4CKで動作するフリップフロップ(FF)、431,431、432、442.44 1、は2倍のピットレートのクロック2CKで動作するフリップフロップ(FF)、451,452 は加算器、461,461、461、461、461、461、471.4 7

7a. 48は加算器、49はクロック2CKで動作するフリップフロップ (FF) である。

【0024】4サンプルデータ入力は、FF40にクロ ック4CKで取り込まれたのち、FF421,422,42 ・ にクロック4CKで取り込まれる。奇数番号のタップ 係数についての演算を行うときは、FF411,41s,4 1。にそれぞれクロック4CKで奇数番号のタップ係数 C1, C1, C5 が取り込まれ、偶数番号のタップ係数につ いての演算を行うときは、FF41:, 412, 41; にそ れぞれクロック4CKで偶数番号のタップ係数C2、C1. 10 C。 が取り込まれる。 乗算器 4 31、 4 32、 4 31 におい ては、FF421,421,425 に取り込まれたデータ入 カと、FF41:41:41:に取り込まれたタップ係 数との乗算を行い、乗算結果は奇数番号のタップ係数の 場合は、乗算器431の出力をFF441 で遅延した信 号と乗算器43gの出力とを加算器45gで加算してF F 4 4 2 に保持し、F F 4 4 2 の出力と乗算器 4 3 2 の 出力とを加算器45。で加算してFF44。に保持し、 偶数番号のタップ係数の場合は、乗算器431の出力を FF46, で遅延した信号と乗算器43。の出力とを加 20 算器 47; で加算してFF 46: に保持し、FF 46: の出力と乗算器43。の出力とを加算器47。で加算し てFF46。 に保持する。そして加算器48でFF44 』の出力と、FF46』の出力とを加算し、加算結果の 出力をFF49で整形して出力を発生する。

【0025】図7の実施例によれば、入力データとタップ係数との乗算を行う部分を、奇数番号のタップ係数の演算と奇数番号のタップ係数の演算とに共用しているので、ハードウエア規模が縮小される。

【0026】なお、図7に示された実施例の場合も、タ 30 ップ係数を予めROMに配憶させておき、これを読み出して所要のタイミングで乗算器に与えて乗算を行わせるようにすることもできる。またこのROMを、奇数倒のタップ係数と偶数側のタップ係数とで多重化して使用するようにしてもよい。これによって、DTFにおいて、クロックごとにタップ係数を変化させる制御を行うことが可能となる。

【0027】図8は、本発明のDTFを適用した復興器を例示したものであって、50は直交検液部、51,52はアナログディジタル変換器(A/D)、53,54 40は本発明のDTF、55はキャリアリカバリ(CR)、56はシンボルタイミングリカバリ(STR)、57はクロック源である。

【0028】入力QPSK変調液信号は、直交検波部50において直交検波されて直交成分に分解され、A/D51、52においてそれぞれクロック源57のクロックを用いてディジタル信号に変換されて、DTF53、54に入力される。DTF53、54は、STR56からそれぞれタップ係数を設定されることによって、A/D

51,52からのディジタル化された入力信号をそれぞれ被形整形して、CR55に入力する。CR55は、この波形整形された直交信号入力からI成分とQ成分とからなる復調データを発生して出力する。一方、STR56はDTF53,54の出力の位相差を検出して、位相差に対応してタップ係数を発生して、DTF53,54に供給する。

【0029】図8に示された復興器では、例えば図5に示されたDTFを用いて、クロックごとにDTFのタップ係数を変化させることによって、入力波形の変化に応じてDTF特性を変化させることができ、従って常に最良の状態で復調を行うことができる。

[0030]

【発明の効果】以上説明したように本発明のDTFによれば、従来のDTFに比べて、乗算器の演算速度を1/2にすることができるので、同じ乗算器を用いた場合は、従来のDTFの2倍のピットレートを実現することが可能となる。また従来と同じピットレートの場合には、乗算器で多重処理を行うことができるので、ハードウエア規模を縮小することができる。またタップ係数をROMから与えるようにすれば、クロックごとにタップ係数を変化させることができるので、DTFのタップ係数を変化させながらタイミング再生を行う復調器等に適用することが可能となる。

【図面の簡単な説明】

【図1】(a),(b)は本発明の原理的構成を示す図 である

【図2】本発明の一実施例を示す図である。

【図3】図2の実施例における各部信号を示すタイムチャートである。

【図4】本発明のDTFの演算結果と2サンプル出力データとの関係を示す図であって、(a) は4サンプルデータを示し、(b) はDFT入力データ列x1, x2, x3, x4, x5, …に対するDFT演算結果の出力を示す。

【図5】本発明の他の実施例を示す図である。

【図 6】 タップ係数のロード方法を示すタイムチャート である。

【図7】本発明のさらに他の実施例を示す図である。

【図8】本発明のDTFを適用した復調器を例示する図である。

【図9】従来のDTFの回路構成例を示す図である。 【符号の説明】


- 1 奇数侧演算部
- 2 偶数倒演算部
- 3 加算部
- 4 乗算部
- 5 奇数倒累加部
- 6 偶数倒累加部
- 7 加算部


【図1】


[図2]

本発明の原理的構成を示す関

本発明の一実施例を示す図








(7)


(b)

[図3]



【図4】

本発明のDTFの演算結果と2サンブル出力データとの 関係を示す図




D点	C1 X1+ C2X2 + C3X3 + C4 X4+ C5 X5 + C6 X4
	C1 X2+ C2X2 + C2X4 + C4X5 + C5X6 + C4X7
ZA	C1 X2+C1 X4+C0 X4+C4 X4+C5 X7+C4 X8
	C4 X4+ C4 X5+ C3 X5+ C4 X7+ C5 X5+ C6 X5
D.#	C1 X5+C2 X5 + C2 X7 + C4 X6+C5 X5 + C6 X10
	C1 Xa+ C2 X7+ Ca Xe+ C4 Xe+ C5 X10+ C6 X11
	i

(8)

特賜平4-271507

[図5]

本発明の他の実施例を示す国



[図6]

タップ係数のロード方法を示すタイムチャート

(9)


特開平4-271507


【図7】

本発明のまらに他の実施例を示す図

[図8]

本発明のDTFを適用した復興器を例示する国





(10)

特開平4-271507

【図9】

従来のDTFの回路構成例を示す図

